[chiplevel/padring] Correct mio_in_raw connection width for FPGA targets
Fix #6774
This did not affect the ASIC target as the MIO array has no stubbed pads
in that case.
Signed-off-by: Michael Schaffner <msf@opentitan.org>
diff --git a/hw/top_earlgrey/rtl/autogen/chip_earlgrey_asic.sv b/hw/top_earlgrey/rtl/autogen/chip_earlgrey_asic.sv
index 03b4aec..c6cd98b 100644
--- a/hw/top_earlgrey/rtl/autogen/chip_earlgrey_asic.sv
+++ b/hw/top_earlgrey/rtl/autogen/chip_earlgrey_asic.sv
@@ -481,7 +481,6 @@
.clk_scan_i ( ast_base_clks.clk_sys ),
.scanmode_i ( scanmode ),
.dio_in_raw_o ( ),
- .mio_in_raw_o ( mio_in_raw ),
// Chip IOs
.dio_pad_io ({
IOR9,
@@ -664,7 +663,8 @@
.mio_in_o (mio_in[46:0]),
.mio_out_i (mio_out[46:0]),
.mio_oe_i (mio_oe[46:0]),
- .mio_attr_i (mio_attr[46:0])
+ .mio_attr_i (mio_attr[46:0]),
+ .mio_in_raw_o (mio_in_raw[46:0])
);
diff --git a/hw/top_earlgrey/rtl/autogen/chip_earlgrey_cw310.sv b/hw/top_earlgrey/rtl/autogen/chip_earlgrey_cw310.sv
index 82c3836..8c1e1ff 100644
--- a/hw/top_earlgrey/rtl/autogen/chip_earlgrey_cw310.sv
+++ b/hw/top_earlgrey/rtl/autogen/chip_earlgrey_cw310.sv
@@ -259,44 +259,62 @@
assign dio_in[DioSpiDeviceSd3] = 1'b0;
assign unused_sig[18] = dio_out[DioSpiDeviceSd3] ^ dio_oe[DioSpiDeviceSd3];
assign mio_in[19] = 1'b0;
+ assign mio_in_raw[19] = 1'b0;
assign unused_sig[40] = mio_out[19] ^ mio_oe[19];
assign mio_in[20] = 1'b0;
+ assign mio_in_raw[20] = 1'b0;
assign unused_sig[41] = mio_out[20] ^ mio_oe[20];
assign mio_in[21] = 1'b0;
+ assign mio_in_raw[21] = 1'b0;
assign unused_sig[42] = mio_out[21] ^ mio_oe[21];
assign mio_in[22] = 1'b0;
+ assign mio_in_raw[22] = 1'b0;
assign unused_sig[43] = mio_out[22] ^ mio_oe[22];
assign mio_in[23] = 1'b0;
+ assign mio_in_raw[23] = 1'b0;
assign unused_sig[44] = mio_out[23] ^ mio_oe[23];
assign mio_in[34] = 1'b0;
+ assign mio_in_raw[34] = 1'b0;
assign unused_sig[55] = mio_out[34] ^ mio_oe[34];
assign mio_in[35] = 1'b0;
+ assign mio_in_raw[35] = 1'b0;
assign unused_sig[56] = mio_out[35] ^ mio_oe[35];
assign mio_in[36] = 1'b0;
+ assign mio_in_raw[36] = 1'b0;
assign unused_sig[57] = mio_out[36] ^ mio_oe[36];
assign mio_in[37] = 1'b0;
+ assign mio_in_raw[37] = 1'b0;
assign unused_sig[58] = mio_out[37] ^ mio_oe[37];
assign mio_in[38] = 1'b0;
+ assign mio_in_raw[38] = 1'b0;
assign unused_sig[59] = mio_out[38] ^ mio_oe[38];
assign mio_in[39] = 1'b0;
+ assign mio_in_raw[39] = 1'b0;
assign unused_sig[60] = mio_out[39] ^ mio_oe[39];
assign mio_in[40] = 1'b0;
+ assign mio_in_raw[40] = 1'b0;
assign unused_sig[61] = mio_out[40] ^ mio_oe[40];
assign mio_in[41] = 1'b0;
+ assign mio_in_raw[41] = 1'b0;
assign unused_sig[62] = mio_out[41] ^ mio_oe[41];
assign mio_in[42] = 1'b0;
+ assign mio_in_raw[42] = 1'b0;
assign unused_sig[63] = mio_out[42] ^ mio_oe[42];
assign dio_in[DioSysrstCtrlAonEcRstOutL] = 1'b0;
assign unused_sig[64] = dio_out[DioSysrstCtrlAonEcRstOutL] ^ dio_oe[DioSysrstCtrlAonEcRstOutL];
assign dio_in[DioSysrstCtrlAonPwrbOut] = 1'b0;
assign unused_sig[65] = dio_out[DioSysrstCtrlAonPwrbOut] ^ dio_oe[DioSysrstCtrlAonPwrbOut];
assign mio_in[43] = 1'b0;
+ assign mio_in_raw[43] = 1'b0;
assign unused_sig[66] = mio_out[43] ^ mio_oe[43];
assign mio_in[44] = 1'b0;
+ assign mio_in_raw[44] = 1'b0;
assign unused_sig[67] = mio_out[44] ^ mio_oe[44];
assign mio_in[45] = 1'b0;
+ assign mio_in_raw[45] = 1'b0;
assign unused_sig[68] = mio_out[45] ^ mio_oe[45];
assign mio_in[46] = 1'b0;
+ assign mio_in_raw[46] = 1'b0;
assign unused_sig[69] = mio_out[46] ^ mio_oe[46];
//////////////////////
@@ -367,7 +385,6 @@
.clk_scan_i ( 1'b0 ),
.scanmode_i ( lc_ctrl_pkg::Off ),
.dio_in_raw_o ( ),
- .mio_in_raw_o ( mio_in_raw ),
// Chip IOs
.dio_pad_io ({
IO_UPHY_DPPULLUP,
@@ -529,6 +546,10 @@
.mio_attr_i ({
mio_attr[33:24],
mio_attr[18:0]
+ }),
+ .mio_in_raw_o ({
+ mio_in_raw[33:24],
+ mio_in_raw[18:0]
})
);
diff --git a/hw/top_earlgrey/rtl/autogen/chip_earlgrey_nexysvideo.sv b/hw/top_earlgrey/rtl/autogen/chip_earlgrey_nexysvideo.sv
index 8ae70cc..7d7dc5c 100644
--- a/hw/top_earlgrey/rtl/autogen/chip_earlgrey_nexysvideo.sv
+++ b/hw/top_earlgrey/rtl/autogen/chip_earlgrey_nexysvideo.sv
@@ -259,44 +259,62 @@
assign dio_in[DioSpiDeviceSd3] = 1'b0;
assign unused_sig[18] = dio_out[DioSpiDeviceSd3] ^ dio_oe[DioSpiDeviceSd3];
assign mio_in[19] = 1'b0;
+ assign mio_in_raw[19] = 1'b0;
assign unused_sig[40] = mio_out[19] ^ mio_oe[19];
assign mio_in[20] = 1'b0;
+ assign mio_in_raw[20] = 1'b0;
assign unused_sig[41] = mio_out[20] ^ mio_oe[20];
assign mio_in[21] = 1'b0;
+ assign mio_in_raw[21] = 1'b0;
assign unused_sig[42] = mio_out[21] ^ mio_oe[21];
assign mio_in[22] = 1'b0;
+ assign mio_in_raw[22] = 1'b0;
assign unused_sig[43] = mio_out[22] ^ mio_oe[22];
assign mio_in[23] = 1'b0;
+ assign mio_in_raw[23] = 1'b0;
assign unused_sig[44] = mio_out[23] ^ mio_oe[23];
assign mio_in[34] = 1'b0;
+ assign mio_in_raw[34] = 1'b0;
assign unused_sig[55] = mio_out[34] ^ mio_oe[34];
assign mio_in[35] = 1'b0;
+ assign mio_in_raw[35] = 1'b0;
assign unused_sig[56] = mio_out[35] ^ mio_oe[35];
assign mio_in[36] = 1'b0;
+ assign mio_in_raw[36] = 1'b0;
assign unused_sig[57] = mio_out[36] ^ mio_oe[36];
assign mio_in[37] = 1'b0;
+ assign mio_in_raw[37] = 1'b0;
assign unused_sig[58] = mio_out[37] ^ mio_oe[37];
assign mio_in[38] = 1'b0;
+ assign mio_in_raw[38] = 1'b0;
assign unused_sig[59] = mio_out[38] ^ mio_oe[38];
assign mio_in[39] = 1'b0;
+ assign mio_in_raw[39] = 1'b0;
assign unused_sig[60] = mio_out[39] ^ mio_oe[39];
assign mio_in[40] = 1'b0;
+ assign mio_in_raw[40] = 1'b0;
assign unused_sig[61] = mio_out[40] ^ mio_oe[40];
assign mio_in[41] = 1'b0;
+ assign mio_in_raw[41] = 1'b0;
assign unused_sig[62] = mio_out[41] ^ mio_oe[41];
assign mio_in[42] = 1'b0;
+ assign mio_in_raw[42] = 1'b0;
assign unused_sig[63] = mio_out[42] ^ mio_oe[42];
assign dio_in[DioSysrstCtrlAonEcRstOutL] = 1'b0;
assign unused_sig[64] = dio_out[DioSysrstCtrlAonEcRstOutL] ^ dio_oe[DioSysrstCtrlAonEcRstOutL];
assign dio_in[DioSysrstCtrlAonPwrbOut] = 1'b0;
assign unused_sig[65] = dio_out[DioSysrstCtrlAonPwrbOut] ^ dio_oe[DioSysrstCtrlAonPwrbOut];
assign mio_in[43] = 1'b0;
+ assign mio_in_raw[43] = 1'b0;
assign unused_sig[66] = mio_out[43] ^ mio_oe[43];
assign mio_in[44] = 1'b0;
+ assign mio_in_raw[44] = 1'b0;
assign unused_sig[67] = mio_out[44] ^ mio_oe[44];
assign mio_in[45] = 1'b0;
+ assign mio_in_raw[45] = 1'b0;
assign unused_sig[68] = mio_out[45] ^ mio_oe[45];
assign mio_in[46] = 1'b0;
+ assign mio_in_raw[46] = 1'b0;
assign unused_sig[69] = mio_out[46] ^ mio_oe[46];
//////////////////////
@@ -367,7 +385,6 @@
.clk_scan_i ( 1'b0 ),
.scanmode_i ( lc_ctrl_pkg::Off ),
.dio_in_raw_o ( ),
- .mio_in_raw_o ( mio_in_raw ),
// Chip IOs
.dio_pad_io ({
IO_UPHY_DPPULLUP,
@@ -529,6 +546,10 @@
.mio_attr_i ({
mio_attr[33:24],
mio_attr[18:0]
+ }),
+ .mio_in_raw_o ({
+ mio_in_raw[33:24],
+ mio_in_raw[18:0]
})
);
diff --git a/util/topgen/templates/chiplevel.sv.tpl b/util/topgen/templates/chiplevel.sv.tpl
index 7b19623..9865a58 100644
--- a/util/topgen/templates/chiplevel.sv.tpl
+++ b/util/topgen/templates/chiplevel.sv.tpl
@@ -215,6 +215,7 @@
% if pad["connection"] == 'muxed':
% if pad["name"] in target["pinout"]["remove_pads"]:
assign mio_in[${pad["idx"]}] = 1'b0;
+ assign mio_in_raw[${pad["idx"]}] = 1'b0;
assign unused_sig[${loop.index}] = mio_out[${pad["idx"]}] ^ mio_oe[${pad["idx"]}];
% endif
% else:
@@ -296,7 +297,6 @@
.scanmode_i ( lc_ctrl_pkg::Off ),
% endif
.dio_in_raw_o ( ),
- .mio_in_raw_o ( mio_in_raw ),
// Chip IOs
.dio_pad_io ({
% for pad in list(reversed(dedicated_pads)):
@@ -326,7 +326,7 @@
}),
% endfor
-% for port in ["in_o", "out_i", "oe_i", "attr_i"]:
+% for port in ["in_o", "out_i", "oe_i", "attr_i", "in_raw_o"]:
<%
sig_name = 'mio_' + port[:-2]
indices = list(reversed(list(pad['idx'] for pad in muxed_pads)))
