[clkmgr] Slightly improve layout of generated SV code
No functional change; this just tidies up newlines and indentation so
that the results look nicer.
Signed-off-by: Rupert Swarbrick <rswarbrick@lowrisc.org>
diff --git a/hw/ip/clkmgr/data/clkmgr.sv.tpl b/hw/ip/clkmgr/data/clkmgr.sv.tpl
index 0dcaea7..052aa12 100644
--- a/hw/ip/clkmgr/data/clkmgr.sv.tpl
+++ b/hw/ip/clkmgr/data/clkmgr.sv.tpl
@@ -189,8 +189,8 @@
.en_o(clk_${src}_en),
.clk_o(clk_${src}_root)
);
-% endfor
+% endfor
// an async AND of all the synchronized enables
// return feedback to pwrmgr only when all clocks are enabled
assign wait_enable =
@@ -360,7 +360,7 @@
% for intf, eps in export_clks.items():
% for ep, clks in eps.items():
% for clk in clks:
- assign clocks_${intf}_o.clk_${intf}_${ep}_${clk} = clocks_o.clk_${clk};
+ assign clocks_${intf}_o.clk_${intf}_${ep}_${clk} = clocks_o.clk_${clk};
% endfor
% endfor
% endfor
diff --git a/hw/top_earlgrey/ip/clkmgr/rtl/autogen/clkmgr.sv b/hw/top_earlgrey/ip/clkmgr/rtl/autogen/clkmgr.sv
index ca3fcc3..19c7e67 100644
--- a/hw/top_earlgrey/ip/clkmgr/rtl/autogen/clkmgr.sv
+++ b/hw/top_earlgrey/ip/clkmgr/rtl/autogen/clkmgr.sv
@@ -244,6 +244,7 @@
.en_o(clk_main_en),
.clk_o(clk_main_root)
);
+
lc_tx_t io_scanmode;
prim_lc_sync #(
.NumCopies(1),
@@ -263,6 +264,7 @@
.en_o(clk_io_en),
.clk_o(clk_io_root)
);
+
lc_tx_t usb_scanmode;
prim_lc_sync #(
.NumCopies(1),
@@ -282,6 +284,7 @@
.en_o(clk_usb_en),
.clk_o(clk_usb_root)
);
+
lc_tx_t io_div2_scanmode;
prim_lc_sync #(
.NumCopies(1),
@@ -301,6 +304,7 @@
.en_o(clk_io_div2_en),
.clk_o(clk_io_div2_root)
);
+
lc_tx_t io_div4_scanmode;
prim_lc_sync #(
.NumCopies(1),
@@ -642,15 +646,15 @@
// Exported clocks
////////////////////////////////////////////////////
- assign clocks_ast_o.clk_ast_usbdev_io_div4_peri = clocks_o.clk_io_div4_peri;
- assign clocks_ast_o.clk_ast_usbdev_aon_peri = clocks_o.clk_aon_peri;
- assign clocks_ast_o.clk_ast_usbdev_usb_peri = clocks_o.clk_usb_peri;
- assign clocks_ast_o.clk_ast_adc_ctrl_aon_io_div4_peri = clocks_o.clk_io_div4_peri;
- assign clocks_ast_o.clk_ast_adc_ctrl_aon_aon_peri = clocks_o.clk_aon_peri;
- assign clocks_ast_o.clk_ast_ast_io_div4_secure = clocks_o.clk_io_div4_secure;
- assign clocks_ast_o.clk_ast_sensor_ctrl_aon_io_div4_secure = clocks_o.clk_io_div4_secure;
- assign clocks_ast_o.clk_ast_entropy_src_main_secure = clocks_o.clk_main_secure;
- assign clocks_ast_o.clk_ast_edn0_main_secure = clocks_o.clk_main_secure;
+ assign clocks_ast_o.clk_ast_usbdev_io_div4_peri = clocks_o.clk_io_div4_peri;
+ assign clocks_ast_o.clk_ast_usbdev_aon_peri = clocks_o.clk_aon_peri;
+ assign clocks_ast_o.clk_ast_usbdev_usb_peri = clocks_o.clk_usb_peri;
+ assign clocks_ast_o.clk_ast_adc_ctrl_aon_io_div4_peri = clocks_o.clk_io_div4_peri;
+ assign clocks_ast_o.clk_ast_adc_ctrl_aon_aon_peri = clocks_o.clk_aon_peri;
+ assign clocks_ast_o.clk_ast_ast_io_div4_secure = clocks_o.clk_io_div4_secure;
+ assign clocks_ast_o.clk_ast_sensor_ctrl_aon_io_div4_secure = clocks_o.clk_io_div4_secure;
+ assign clocks_ast_o.clk_ast_entropy_src_main_secure = clocks_o.clk_main_secure;
+ assign clocks_ast_o.clk_ast_edn0_main_secure = clocks_o.clk_main_secure;
////////////////////////////////////////////////////
// Assertions
