${PRJ_DIR}/hw/ip/prim/rtl/prim_assert.sv
${PRJ_DIR}/hw/ip/tlul/rtl/top_pkg.sv
${PRJ_DIR}/hw/ip/tlul/rtl/tlul_pkg.sv

${PRJ_DIR}/hw/ip/prim/rtl/prim_clock_inverter.sv
${PRJ_DIR}/hw/ip/prim/rtl/prim_flop_2sync.sv
${PRJ_DIR}/hw/ip/prim/rtl/prim_fifo_async.sv
${PRJ_DIR}/hw/ip/prim/rtl/prim_fifo_sync.sv
${PRJ_DIR}/hw/ip/prim/rtl/prim_arbiter.sv
${PRJ_DIR}/hw/ip/prim/rtl/prim_sram_arbiter.sv

${PRJ_DIR}/hw/ip/prim/rtl/prim_secded_39_32_enc.sv
${PRJ_DIR}/hw/ip/prim/rtl/prim_secded_39_32_dec.sv
${PRJ_DIR}/hw/ip/prim/abstract/prim_ram_2p.sv
${PRJ_DIR}/hw/ip/prim_generic/rtl/prim_generic_ram_2p.sv
${PRJ_DIR}/hw/ip/prim/rtl/prim_ram_2p_adv.sv

${PRJ_DIR}/hw/ip/prim/rtl/prim_subreg.sv
${PRJ_DIR}/hw/ip/prim/rtl/prim_subreg_ext.sv

${PRJ_DIR}/hw/ip/tlul/rtl/tlul_fifo_sync.sv
${PRJ_DIR}/hw/ip/tlul/rtl/tlul_err_resp.sv
${PRJ_DIR}/hw/ip/tlul/rtl/tlul_socket_1n.sv
${PRJ_DIR}/hw/ip/tlul/rtl/tlul_adapter_sram.sv